JP-A 4189023; JP-A 2319279; JP-A 90319279

COPYRIGHT: (C)1992, JPO & Japio

PATENT ABSTRACTS OF JAPAN

04189023

GET EXEMPLARY DRAWING

July 7, 1992

PULSE SYNCHRONIZING CIRCUIT

INVENTOR: HAYAKAWA MITSURU

APPL-NO: 02319279 (JP 90319279)

FILED: November 22, 1990

ASSIGNEE: VICTOR CO OF JAPAN LTD

INT-CL: H03K5/00, (Section H, Class 03, Sub-class K, Group 5, Sub-group 00)

ABST:

PURPOSE: To prevent the occurrence of contention resulting in causing uncertain timing even when an input pulse and a clock pulse are asynchronous by providing a function to discriminate the contention between the input pulse and the clock pulse.

CONSTITUTION: An output (b) of a pulse width shaping circuit 31 and an output (c) of a delay circuit 32 are inputted to a discrimination circuit 33, in which whether or not leading edges of the pulse outputs b, c are close to each other, that is, the relation of contention is discriminated. The output (b) of the pulse width shaping circuit 31 and the delay output (c) of the delay circuit 32 are latched respectively by DFFs 331, 332 by using a 2nd clock CK 2. Then an output (d) of the FF 331 and an output (e) of the FF 332 are decoded by an inverter 333 and an AND gate circuit 334. After the decoding, an output of the gate 334 is latched at a trailing edge of the delay pulse (c) to output an output (f) for discriminating the contention.

LOAD-DATE: June 17, 1999

Source: All Sources > Area of Law - By Topic > Patent Law > Patents > Non-U.S. Patents > \$ Patent Abstracts of

Japan 🚹

Terms: 4189023 (Edit Search)

View: Full

Date/Time: Tuesday, August 28, 2001 - 2:30 PM EDT

About LexisNexis | Terms and Conditions

THIS PAGE BLANK (USPTO)

®日本国特許庁(JP)

(1) 特許出願公開

⑩ 公 開 特 許 公 報 (A) 平4-189023

Silnt. Ci. 3

識別記号

庁内整理番号

❸公開 平成4年(1992)7月7日

H 03 K 5/00

V 7125-5 J

審査請求 未請求 請求項の数 1 (全6頁)

劉発明の名称 パルス同期化回路

②特 顧 平2-319279

②出 願 平2(1990)11月22日

@発明者 早川

充 神奈川県横浜市神奈川区守屋町3丁目12番地 日本ピクタ

一株式会社内

勿出 顧 人 日本ピクター株式会社

神奈川県横浜市神奈川区守屋町3丁目12番地

明 報 會

1. 発明の名称

パルス同期化回路

2. 特許請求の範囲

第1のクロックにより生成された周期性の入力 パルスを選延して選売パルスを出力する選系回路 と、

前記入力パルスと第2のクロックとのタイミング関係を判定して、競合関係にあると判定したときに所定の出力を得る判定回路と、

前記判定回路の出力を複分して出力する複分回路と、

前記被分回路の出力を切換タイミングパルスによってラッチして出力する第1のラッチ回路と、 前記入力パルスと前記是延パルスとを前記第1 のラッチ回路の出力により切り換えて出力するスイッチと、

前記スイッチの出力を前記第2のクロックでラッチして確定した同期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同

期化回路。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、デジタル回路において、入力パルスと非同期なクロックとの競合関係を避けるように したパルス同期化回路に関する。

(従来の技術)

デジタル回路に入力するパルスをそのデジタル回路のクロックに同期させるために、従来よりパルス同期化回路が用いられていることは周知の通りである。

第6回は従来のパルス同期化回路を示す構成図であり、第7回はそのパルス同期化回路の周辺回路を示すプロック節である。

まず、第7回を用いて世来のパルス同期化回路4及びその周辺回路について説明する。第1の計数回路1には第1のクロックCK1が、第2の計数回路2には第2のクロックCK2がそれぞれ入力される。また、パルス同期化回路4にも第2のクロックCK2が入力される。

特開平4-189023(2)

そして、第1のクロックCK1で動作している第1の計数回路1から出力されるデコードバルスは、パルス同期化回路4に入力され、パルス同期化回路4は、第2のクロックCK2で動作する第2の計数回路2へ同期をとるためのリセットパルスを出力する。

~ ~ ~ ~ ~

従来のパルス同期化回路4は第6図に示すように、Dフリップフロップ41, 42及びNANDゲート回路43とによって構成される。

(発明が解決しようとする課題)

ところで、上述した第6図及び第7図に示す従来のパルス同期化回路4においては、第1のクロックCK1と第2のクロックCK2とが非同期である場合、パルス同期化回路4に入力する入力(入力パルス)aと第2のクロックCK2との競合が起こる。

この競合について、第8図を用いて説明する。 同図に示すように、入力(入力パルス) a の立上がりと第2のクロックC K 2の立上がりとが時刻 t。において極めて接近している場合、入力パル ス a に含まれる ノイズ や ク ロック ジッタ 等により 競合状態となり、 その 出力が 時刻 t。 に 出力される h (1) と 時刻 t。 に 出力される h (2) との 2 つ が 存在し、 出力 タイミングが 1 クロック 分不確定 となるという問題点がある。

そこで、本発明は、前記した入力パルスとクロックパルスとの競合状態を判定する機能を有し、その競合を避けて安定な同期化が可能なパルス同期化回路を提供することを目的とする。

(鎌驅を解決するための手段)

ッチ回路の出力により切り換えて出力するスイッチと、前記スイッチの出力を前記第2のクロックでラッチして確定した同期化パルス出力を得る第2のラッチ回路とよりなることを特徴とするパルス同期化回路を提供するものである。

(実施例)

以下、本発明のパルス問期化回路について、添付図面を参照して説明する。

第1回は本発明のパルス同期化回路の一実施例を示すブロック図、第2回及び第3回は本発明のパルス同期化回路を説明するための図、第4回は本発明のパルス同期化回路の周辺回路を示すブロック図、第5回は本発明のパルス同期化回路の動作説明用タイミングチャートである。

まず、第4 図を用いて本発明のパルス同期化回路 3 及びその周辺回路について説明する。 第 1 の 計数回路 1 には第 1 のクロック C K 1 が、 第 2 の 計数回路 2 には第 2 のクロック C K 2 がそ れぞれ 入力される。パルス同期化回路 3 には第 1 のクロック C K 1 と第 2 のクロック C K 2 及びタイミン グパルスとが入力される。

そして、パルス同期化回路3は第1のクロックCK1により動作している第1の計数回路1からのデコードパルスを入力とし、第2のクロックCK2により動作する第2の計数回路2にリセットパルスとして出力するために、第1及び第2のクロックパルスCK1、CK2モしてタイミングパルスとによって制御されている。

次に、本発明のパルス同期化回路3の一実施例の具体的回路構成を第1図を用いて説明する。同図に示すように、パルス構整形回路31、是延回路32、判定回路33、積分回路34、第1のラッチ回路37とによって構成される。

そして、パルス幅整形回路 3 1 と遅延回路 3 2 及び料定回路 3 3 の具体的回路構成を第 2 図を用いて説明する。また、本発明のパルス同期化回路 3 における回路動作を第 5 図に示すタイミングチャートを用いて説明する。

第5回に示す入力パルス8はクロックCK1に

特開平4-189023(3)

よって生成される周期性の パルスであり、そのパルス幅はクロック C K 1 の周期 T ! より大であるとする。

第 2 図に示すように、 バルス 幅整形回路 3 1 は D フリップフロップ 3 1 1 と A N D ゲート回路 3 1 2 とよりなり、 その出力はパルス 幅 T w (= T!) なる出力 b となる。このパルス幅 T w は、 クロック C K 2 の 周期を T 1 とすれば、 T 1 / 2 < T w < T 2 に設定される。

そして、その出力 b が入力する遅延回路 3 2 は、インバータ 3 2 1 と D フリップ フロップ 3 2 2 とよりなり、その遅延時間 T d は、 T 2 く T d + T w < 2 T 2 に設定され、その出力はパルス 幅整形回路 3 1 の出力 b に対し、遅延時間 T d (= T 1 / 2) だけ遅延し、パルス 幅 T w の出力 c となる。

そして、パルス幅整形回路 3 1 の出力 b 及び遅延回路 3 2 の出力 c は判定回路 3 3 に入力され、出力 b と出力 c との競合関係(つまり、お互いのパルスの立上がりが極めて接近しているか)を判

定回路33によって料定する。

即ち、パルス幅整形回路31の出力b及び遅延回路32の出力(遅延パルス)cをそれぞれDフリップフロップ331.332において、第2のクロックCK2によってラッチし、そのDフリップフロップ332の出力(ラッチ出力)d及びDフリップフロップ332の出力(ラッチ出力)eをインパータ332とANDゲート回路334とによってデコードした後、その出力を遅延パルスにの立下がりエッジでラッチして判定出力fとして出力する。

第 5 図において、 クロック C K 2 (1) は判定回路 3 3 の入力パルスである出力 b (以下、入口パルス b をも記す) と 競合条件になる 第 2 のクロック C K 2 (1) でラッチした出力 d は時 餌 t 。 ~ し パルス b をクロック C K 2 (1) でラッチした出力 d は時 餌 t 。 ~ し パルとなる。また、 選延パルス c をラッチした 出力 e は 時 萴 t , において H (ハイ) レベルとなる。このラッチ出力 d , e をデコードして 時 軻 t , にお

いて運延パルスcの立下がりでラッチすれば、その出力!はHレベルとなり、競合状態を判定することができる。

要するに、 判定回路 3 3 は、 その入力パルス b が 第 2 の ク ロック C K 2 で ラッチ さ れず、 そ の 判定出力が L レベルであり、 是 E パルス c が 第 2 のクロック C K 2 で ラッチ されて、 そ の 判定出力 f が H レベルで ある 場合の み、入力パルス b と 第 2 のクロック C K 2 とは 酸合する タイミング 關係である と 判定する。 そ して、 判定出力 f は、 入力パルス b の 織り 返し局 朝で保持されている。

ところで、 料定回路 3 3 による 競合判定は、第2のクロック C K 2 がクロック C K 2 (i) の条件のみならず、ラッチ出力 d がしレベル、ラッチ出力 e が H レベルの期間、即ち第2のクロック C K 2 が時 m t 2 の直後をラッチする位置関係 C K 2 (1) と時 m t ,の直前をラッチする位置関係 C K 2 (1) との間で 競合と判定する。

従って、本発明による競合判定は、料定ウィンドを有し、料定回路 3 3 に入力する出力 b の立上

がりェッジタイミング t 。 を基準に $-\Delta T 1 \sim \Delta$ T 1 の ウィンドとなり、 第 5 図に 示す場合、 $\Delta T 1 = T 1 - T 2 - T 2$ という関係にある。

この関係は、入力パルス b のパルス幅 T wが、T ? / 2 < T w < T ? であり、遅延時間 T d が、T ? < T d + T w < 2 T ? の場合に成り立つものである。ゆえに、入力パルス a が上記したパルス幅を満足する場合には、パルス幅整形回路 3 1 は不要となる。

また、入力パルス a が アナログ 回路により生成される場合には、パルス 幅整形回路 3 1 と遅延回路 3 2 とをアナログ手段で構成し、上記した T w. T d の条件を調たすように実施することも可能である。

第1 図における積分回路3 4 は、 料定回路3 3 の 料定出力 f を 所定回数 積分 して 有意であるか、つまり、 所定レベル以上であるかどうかを 料定する ものであり、 公知の手段を用いることができ、 積分回路3 4 を用いることによりノイズ等によっ

特開平4-189023(4)

て裏動作することがなく、安定した判定条件が設 定される。

第 1 のラッチ回路 3 5 は、スイッチ 3 6 を切り換えるタイミングを決定するもので、第 1 のラッチ回路 3 5 に入力する入力パルス、つまり積分回路 3 4 の出力パルスの周期より十分長い周期を有する切換タイミングパルスで動作する。

そして、複分回路34における数合判定が有意となった場合、第1のラッチ36の出力 g は遅延回路32の出力パルス(遅延パルス) c となり、数合料定が有意でなければ、スイッチ36の出力 g はパルス幅整形回路31の出力パルスしとのません。第2のクロック C K 2 によりラッチされるが、数合条件の場合には、遅延パルス c をラッチするので、数合を避けることができる。

第2のラッチ回路37は第3図に示すように、 D.フリップフロップ371.372,373とN ANDゲート回路374とによって複成され、モ の動作は周知の如く、入力gの立上がりエッジの直接のクロックタイミングによりラッチされた負種性パルストを出力する。

第 5 図において、第 2 の クロック C K 2 の クロックタイミング C K 2 (1) . C K 2 (2) . C K 2 (1) . C K 2 (1) . C K 2 (1) . h (1) . h (1) . h (1) . h (1) . c 示している。それぞれ時刻 t : . t

以上詳細に説明したように、本発明のパルス同期化回路は上述のように構成されてなるので、デジタル回路において入力パルスとクロックとが非同期であっても、競合を起こしてタイミングの不確定をまねくことなく安定した動作が可能となる等、実用上極めて優れた効果がある。


4 関節の無単な覚明


第1 図は本発明のパルス同期化回路の一実施例の構成を示すプロック図、第2 図及び第3 図は本発明のパルス同期化回路を説明するための図、第4 図は本発明のパルス同期化回路の周辺回路を示

すプロック 図、第 5 図は本発明のパルス同期化回路の動作説明用タイミングチャート、第 6 図は従来のパルス同期化回路を示す構成図、第 7 図は従来のパルス同期化回路の馬辺回路を示すプロック図、第 8 図は従来のパルス同期化回路の動作説明用タイミングチャートである。

3 2 ··· 連延回路、 3 3 ··· 判定回路、 3 4 ··· 複分 回路、 3 5 ··· 第 1 のラッチ回路、 3 6 ··· スイッチ、 3 7 ··· 第 2 のラッチ回路。


特許出職人 日本ピクター株式会社







第 4 図

特開平4-189023 (5)







特開平4-189023 (6)

